DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2004 EPO. All rts. reserv.

5627771

Basic Patent (No, Kind, Date): JP 61156025 A2 860715 <No. of Patents: 001>

DISPLAY DEVICE (English) Patent Assignee: FUJITSU LTD

Author (Inventor): NASU YASUHIRO; KAWAI SATORU; OKI KENICHI; MATSUMOTO

TOMOTAKA

IPC: *G02F-001/133; G09F-009/30 JAPIO Reference No: *100358P000115;

Language of Document: Japanese

Patent Family:

Kind Date Applic No Kind Date Patent No

841227 (BASIC) JP 61156025 A2 860715 JP 84276891

Priority Data (No,Kind,Date): JP 84276891 A 841227

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

Image available 01941925 **DISPLAY DEVICE**

PUB. NO.:

61-156025 [JP 61156025 A]

PUBLISHED:

July 15, 1986 (19860715)

INVENTOR(s): NASU YASUHIRO

KAWAI SATORU OKI KENICHI

MATSUMOTO TOMOTAKA

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

59-276891 [JP 84276891]

FILED:

December 27, 1984 (19841227)

INTL CLASS:

[4] G02F-001/133; G09F-009/30

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 44.9

(COMMUNICATION -- Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R096 (ELECTRONIC MATERIALS --

Glass

Conductors)

JOURNAL:

Section: P, Section No. 522, Vol. 10, No. 358, Pg. 115,

December 02, 1986 (19861202)

ABSTRACT

PURPOSE: To attain satisfactory performance by forming a display electrode on the flat surface of an insulating film having an embedded field effect transistor element.

CONSTITUTION: An insulating film 10 such as polyimide film of about 1.mu.m thickness is formed on a field effect transistor element and not only in a region where a bus line connected to a drain electrode 4 is formed but also in a region where a display electrode is formed so that the surface in a region where a display electrode is formed so that the surface of the film 10 is made flat. A display electrode 6 of indium tin oxide having about 5 ratio of Sn/In or the like is formed on the film 10. A hole is pierced in the film 10, and a drain bus line 8 and a conductor layer 9 are formed with Al or the like. Since only the conductor layer 9 which is slightly higher than the display electrode 6 is present around the electrode 6. A thin orienting film 14 of polyimide or the like can be formed on the surface of the display electrode 6 by coating, and the surface of the film 14 can be oriented sufficiently by rubbing in a fixed direction.

⑩ 日本国特許庁(JP)

①特許出顧公開

@ 公開特許公報(A)

昭61-156025

(全3頁)

@Int.Cl.4

識別記号

庁内整理番号

每公開 昭和61年(1986)7月15日

1/133 G 02 F G 09 F 9/30

D - 8205 - 2H1 1 8

6615-5C 未請求 発明の数 1 審査請求

表示装置 **公発明の名称**

顧 昭59-276891 匈特

昭59(1984)12月27日 倒出 願

宏 安 須 那 者 明 仍発 悟 # Ж 者 眀 79発 ¥ 神 者 79発 眀 友 松 本 眀 者 の発

麦. 富士通株式会社

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 川崎市中原区上小田中1015番地

宫士通株式会社内

頣 人 യ്പ 弁理士 松岡 宏四郎 理 份代

1. 発明の名称

奥示装置

2. 特許請求の範囲

. 絶縁性基板上に設けられた半導体薄膜を活性層 とする電界効果トランジスタ素子と、該電界効果 トランジスタ素子の一つの電極に接続された表示 電極とを確えて、該表示電極が該電界効果トラン ジスタ素子を埋め込んで上面が平坦な絶縁膜上に 形成されてなることを特徴とする喪示装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は衷示装置、特にアクティブマトリクス 液晶表示装置等の改善に関する。

(従来の技術)

マトリクス形液晶表示装置等に多く用いられて いるアクティブマトリクス構造では、従来その西 素が例えば第2図(4)の断面図、同図(4)の平面図に 示す如く構成されている。

すなわち通常ガラス基板[上に、例えば非晶質

もしくは多結晶のシリコン(Si)、カドミウム・セ レン(CdSe)、硫化カドミウム(CdS) 等の薄膜半薄 体層2を活性層として、ゲート電極3、ドレイン 電極 4 、ソース電極 5 を傭えた電界効果トランジ スタ素子が形成されている。

ゲート電極3とドレイン電振4はそれぞれパス ライン7、8で行方向又は列方向に相互に接続さ れ、ソース電極5にはドレイン電極4のパスライ ン8と同一層の導体層9を介して表示電極6が接 統されている。なお10は絶縁膜であり、トランジ スタ素子の保護、パスライン等の層間絶縁などの 効果を有する。

ガラス基板 1 に対向するガラス基板 11上には透 明平面電極12が設けられ、麦示電極6と平面電極 12との間に液晶13が保持される。

この液晶13の表示電極 6、平面電極12の面上に おける分子配向を改善するために、表示電極 6 等 の面上に例えばポリイミド、ポリビニルアルコー ル等を輝く塗布した腹14を設け、その表面を回転 するローラー等で一定方向に摩擦する配向処理が

多く行われている。しかしながら本従来例の構造 ・ では、トランジスタ素子の絶縁膜10、導体層 9 、 パスライン8等が表示電極6より例えば1~2m 程度突出しており、これらの突出部分の近傍では 表示電極 6 上の膜14に摩擦が行われず、液晶分子 の配向を整える際にこの部分にしみ状の乱れを生

また電極面上の液晶配向処理として、例えば酸 化シリコン(SiO) 等を80~85度程度の低い入射角 で表示電極6上に蒸着することも行われるが、こ の処理方法でも突出する部分により影となる領域 かあり同様の乱れを生ずる.

(発明が解決しようとする問題点)

以上説明した如くアクティブマトリクス構造の 表示装置において、表示電極より突出する薄膜ト ランジスタ素子等の部分が表示電極面の加工プロ セスを阻害しているが、表示装置の西素の微細化 等に伴ってその影響がますます深刻となりその改 善が強く要望されている。

(問題点を解決するための手段)

ン(Mo)等を用いて、ゲート電極3及びそのパスラ イン(図示されない)のパターンを形成し、二酸 化シリコン(S10x) 等によりゲート絶縁膜3aを役け

,次いで化学気相成長方法等により、例えば非晶 貸もしくは多結晶シリコン(Si)よりなる 薄膜半導 体層 2 を厚さ 0.1~0.5 m程度に形成し、その上 に例えばアルミニウム(AI)によってドレイン電極 4 及びソース電価 5 を設けて、従来構造と同様に 世界効果トランジスタ素子が形成される。

第1図(1)参照

絶縁膜10として例えばポリイミドを厚さし畑程 度に、電界効果トランジスタ素子上及びドレイン 電極4に接続されるパスライン形成領域のみなら ず表示電極を形成する領域にも、その上表面を平 坦にして被着する。この絶縁膜10には他の有機材 料等を用いてもよく、形成方法としてはスピンコ ート法などを適用することができる。

絶縁膜10上に表示電極6を例えばインジウム器 酸化物(通常Sn/In比5%程度)等で形成する。

特開昭61-156025 (2)

前記問題点は、絶縁性基板上に設けられた半導 体薄膜を活性層とする電界効果トランジスタ素子 と、該電界効果トランジスタ素子の一つの電極に 接続された表示電極とを備えて、該表示電極が該 電界効果トランジスタ素子を埋め込んで上面が平 坦な絶縁膜上に形成されてなる本発明による裏示 装置により解決される・・

(作用)

本発明によれば、電界効果トランジスタ素子上 の絶縁膜の上妻面と同一の高さの絶縁腹を妻示電 極を形成する領域にも設けて、上頭が平坦なこの 絶縁膜上に衷示電極を形成する。

この結果、表示電極面とその周囲との高さの差 が殆ど解消され、表示電極面上の加工処理を均一 に実施することが可能となる。

以下本発明を第1図に主要部分の工程順模式側 断面図を示す実施例により具体的に説明する。

第1図(a)参照

ガラス基板1上に例えばクロム(Cr)、モリプデ

第1図(c)参照

絶縁膜10に閉口を設けて、例えばAI等によりド レインバスライン8及び導体層9を形成する。

本実施例の妻示電框 6 の周囲にはこれより僅か に高い導体層9があるのみで、表示電極6の面上 に例えばポリイミド等を輝く塗布した配向処理膜 14を設け、その妻面を一定方向に摩擦する配向処 理を十分に実施することが出来る。

他方従来技術によりガラス基板11上に透明平面 重極12と配向処理膜14を設け、上述のプロセスが 完了したガラス基板!に対向して配置して、その 間に液晶13を保持させて本実施例が完成する。

以上説明した本実施例では、表示電極の液晶配 向処理が十分に行われて良好な表示が得られ、ま たトランジスタ素子及び各配線等の絶縁も良好で

上述の説明はマトリクス形液晶表示装置を対象 としているが、本発明はマトリクス形に限定され るものではなく、更に被晶表示装置に類似する他 の表示装置に通用して同様の効果を得ることがで

特開昭61-156025 (3)

きる.

(発明の効果)

以上説明した如く本発明によれば、アクティブ 形表示装置の製造プロセス中の障害が除去され、 良好な表示性能を実現することが可能となる。

4. 図面の簡単な説明

第1図(a)乃至(c)は本発明の実施例を示す工程順 断面図、

第2図(a)は従来例を示す断面図、

第2図(10)は従来例を示す平面図である。

図において、

1及び11はガラス基板、

2 は薄膜半導体層、

3はゲート電極、

3aはゲート絶縁膜、

4はドレイジ電極、

5はソース電極、

6 は表示電極、

8はドレインパスライン、

9 は導体層、


i2は透明平面電極、 13は液晶、 14は配向処理膜を示す。


10は絶縁膜、


代理人 弁理士 松岡宏四郎



第1町







第 2 岡

